十四、STM32——以太网外设
1 以太网外设（ETH）
1.1 以太网外设（ETH）简介
STM32F4系列MCU内部集成了一个以太网外设（ETH），可以通过介质独立接口（MII）或简化介质独立接口（RMII）和外部PHY（如LAN8720）相连实现MCU的联网功能。
STM32F4系列的以太网外设（ETH）框图如下：
1.2 关于接口
-
MII或RMII：以太网 PHY（物理层）与 MAC（介质访问控制层）之间的通信接口。选择一种接口即可。
-
SMI（站管理接口）：一共两根线，一根时钟线MDC、一根数据线MDIO。用于读或写PHY芯片寄存器。同时可以连接32个PHY，所以每个PHY都有独立地址
1.2.1 MII（介质独立接口）
介质独立接口 (MII) 定义了 10 Mbit/s 和 100 Mbit/s 的数据传输速率下 MAC 子层与 PHY 之间的互连。
MII_TX_CLK：连续时钟信号（由PHY提供）。该信号提供进行TX数据传输时的参考时序。标称频率为：速率为10Mbit/s时为2.5MHz；速率为100Mbit/s时为25MHz。
MII_RX_CLK：连续时钟信号（由PHY提供）。该信号提供进行RX数据传输时的参考时序。标称频率为：速率为10Mbit/s时为2.5MHz；速率为100Mbit/s时为25MHz。 MII_TX_EN：发送使能信号。该信号表示MAC当前正针对MII发送半字节。该信号必须与报头的前半字节进行同步(MII_TX_CLK)，并在所有待发送的半字节均发送到MII 时必须保持同步。
MII_TXD[3:0]：数据发送信号。该信号是4个一组的数据信号，由MAC子层同步驱动，在MII_TX_EN信号有效时才为有效信号（有效数据）。MII_TXD[0]为最低有效位，MII_TXD[3]为最高有效位。禁止MII_TX_EN时，发送数据不会对PHY产生任何影响。
MII_CRS：载波侦听信号。当发送或接收介质处于非空闲状态时，由PHY使能该信号。发送和接收介质均处于空闲状态时，由PHY禁止该信号。PHY必须确保MII_CS信号在冲突条件下保持有效状态。该信号无需与TX和RX时钟保持同步。在全双工模式下，该信号没意义。 MII_COL：冲突检测信号。检测到介质上存在冲突后，PHY必须立即使能冲突检测信号，并且只要存在冲突条件，冲突检测信号必须保持有效状态。该信号无需与TX和RX时钟保持同步。在全双工模式下，该信号没意义。
MII_RXD[3:0]：数据接收信号。该信号是4个一组的数据信号，由PHY同步驱动，在MII_RX_DV信号有效时才为有效信号（有效数据）。MII_RXD[0]为最低有效位，MII_RXD[3]为最高有效位。当MII_RX_DV禁止、MII_RX_ER使能时，特定的MII_RXD[3:0]值用于传输来自PHY的特定信息（请参见表164）。
MII_RX_DV：接收数据有效信号。该信号表示PHY当前正针对MII接收已恢复并解码的半字节。该信号必须与恢复帧的头半字节进行同步(MII_RX_CLK)，并且一直保持同 步到恢复帧的最后半字节。该信号必须在最后半字节随后的第一个时钟周期之前禁止。为了正确地接收帧，MII_RX_DV信号必须在时间范围上涵盖要接收的帧，其开始时间不得迟于SFD字段出现的时间。
MII_RX_ER：接收错误信号。该信号必须保持一个或多个周期(MII_RX_CLK)，从而向MAC子层指示在帧的某处检测到错误。
1.2.2 RMII（精简介质独立接口）
精简介质独立接口 (RMII) 规范降低了 10/100 Mbit/s 下微控制器以太网外设与外部 PHY 间的引脚数。根据 IEEE 802.3u 标准，MII 包括 16 个数据和控制信号的引脚。RMII 规范将引脚数减少为 7 个（引脚数减少 62.5%）。
RMII_TX_EN：发送使能信号。
RMII_TXD[1:0]：数据发送信号。该信号是2个一组的数据信号，由MAC子层同步驱动。
RMII_CRS：载波侦听信号。当发送或接收介质处于非空闲状态时，由PHY使能该信号。
RMII_RXD[1:0]：数据接收信号。该信号是2个一组的数据信号，由PHY同步驱动。
RMII_REF_CLK：由外部时钟源提供50MHz参考时钟，提供给 MAC 和外部以太网 PHY时钟必须是同一个，一般都是由PHY的PLL倍频到50MHz作为REF_CLK。
1.2.3 SMI（Serial Management Interface）
以太网 PHY 的管理接口，用于 MAC 访问 PHY 进行配置和状态查询。SMI 由 MDC（管理数据时钟） 和 MDIO（管理数据输入/输出） 两条信号线组成，符合 IEEE 802.3 标准。
应用程序可以从32个PHY中选择一个PHY，然后从任意PHY包含的32个寄存器中选择一个寄存器，发送控制数据或接收状态信息。任意给定时间内只能对一个PHY中的一个寄存器进行寻址。
SMI写操作（读写是根据OP code）
SMI读操作（读写是根据OP code）
1.3 MII和RMII如何达到100Mbit/s
- MII：
-
4-bit 数据宽度，时钟频率 25 MHz（100 Mbps 时）。
-
工作模式支持 10 Mbps 和 100 Mbps。
-
-
RMII：
-
2-bit 数据宽度，时钟频率 50 MHz（数据传输速率是 MII 的两倍）。
-
仅支持 100 Mbps 和 10 Mbps（但大多数应用场景用于 100 Mbps）。
-
2 中断
DMA 描述符等相关
参考
参考1：STM32的以太网外设+PHY（LAN8720）使用详解（1）：ETH和PHY介绍
参考3：《裸机运行配置》实战一：STM32cubemx+LWIP+FreeRTOS
https://zhuanlan.zhihu.com/p/362633448